邊界掃描測試（Boundary scan test）
邊界掃描測試發(fā)(fā)展于上個世紀90年代，隨著大規(guī)(guī)模集成電路的出現(xiàn)(xiàn)，印制電路板制造工藝向小，微，薄發(fā)(fā)展，傳統(tǒng)(tǒng)的ICT 測試已經(jīng)(jīng)沒有辦法滿足這類產(chǎn)(chǎn)品的測試要求。由于芯片的引腳多，元器件體積小，板的密度特別大，根本沒有辦法進行下探針測試。一種新的測試技術(shù)(shù)產(chǎn)(chǎn)生了，聯(lián)(lián)合測試行為組織（Joint Test Action Group）簡稱JTAG 定義這種新的測試方法即邊界掃描測試。被國際電工委員會收錄為IEEE1149.1-1990 邊界掃描測試測試訪問端口和邊界掃描結(jié)(jié)構(gòu)(gòu)標準。該標準規(guī)(guī)定了進行邊界掃描測試所需要的硬件和軟件。自從1990 年批準后，IEEE 分別于1993 年和1995 年對該標準作了補充，形成了現(xiàn)(xiàn)在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要應(yīng)(yīng)用于：電路的邊界掃描測試和可編程芯片的在線系統(tǒng)(tǒng)編程。
邊界掃描的測試原理：

圖中所示，芯片與芯片緊密聯(lián)(lián)系著，IC與IC之間有大量的引腳關(guān)(guān)聯(lián)(lián)，通過JTAG接口4條線，在軟件的控制下，就可以將IC的每個引腳的狀態(tài)(tài)讀取出來。TDI 為數(shù)(shù)據(jù)(jù)輸入端，TMS為模式控制端，TCK為時鐘控制端，TDO為數(shù)(shù)據(jù)(jù)輸出端。當芯片工作于邊界掃描模式下，芯片就像是一個可編程的芯片，每個引腳都可控制，讀寫。邊界掃描測試軟件發(fā)(fā)出的掃描數(shù)(shù)據(jù)(jù)通過端口TDI進入IC,結(jié)(jié)合模式控制端口TMS和時鐘控制端口 TCK,一個掃描周期里，數(shù)(shù)據(jù)(jù)輸出端口就獲取一段邊界掃描測試掃描數(shù)(shù)據(jù)(jù)，邊界掃描測試通過分析比較輸入輸出數(shù)(shù)據(jù)(jù)等運算，

就可以判斷IC引腳的狀態(tài)(tài)，不同模式，邊界掃描測試有不同的數(shù)(shù)據(jù)(jù)輸出，運用不同的模式掃描，從而確定IC功能是否完好，焊接是否良好，是否有開短路。
邊界掃描測試系統(tǒng)(tǒng)硬件要求：
1.電腦
2.TAP 接口
3.電源和夾具
邊界掃描測試系統(tǒng)(tǒng)軟件要求：
1.JTAG驅(qū)(qū)動編程軟件，比如JTAG,ONTAP,Gopel等
2.邊界掃描測試開發(fā)(fā)軟件：比如 Labview，VB，C++等系統(tǒng)(tǒng)集成開發(fā)(fā)軟件
邊界掃描測試系統(tǒng)(tǒng)測試那些參數(shù)(shù)：
1.Interconnection test 交聯(lián)(lián)性測試
2.Link test 連接測試
3.Flash memory test 閃存IC測試
4.DDRAM test  隨機存儲器測試
5.通過JATG 進行非JTAG器件測試
開發(fā)(fā)邊界掃描測試系統(tǒng)(tǒng)需要那些文件：
PCBA是否可以用邊界掃描來測試，取決于PCBA上是否有支持JTAG功能的IC，除此之外，還需要提供如下基本文件：
1.BSDL file
2.Netlist
3.Schematic（circuit diagram）
邊界掃描測試系統(tǒng)(tǒng)方框圖：